高性能 DSC CPU:
* 改進(jìn)型哈佛架構(gòu)
*C 編譯器優(yōu)化的指令集
*16 位寬數(shù)據(jù)總線
*24 位寬指令
* 可尋址*大 4M指令字的線性程序存儲(chǔ)空間
* 可尋址*大 64 KB的線性數(shù)據(jù)存儲(chǔ)空間
*83 條基本指令:多為單字 /單周期指令
* 兩個(gè) 40 位累加器:
- 帶舍入和飽和選擇
* 靈活和強(qiáng)大的尋址模式:
- 間接尋址、模尋址和位反轉(zhuǎn)尋址
* 軟件堆棧
* 16 x 16位小數(shù) / 整數(shù)乘法運(yùn)算
* 32/16位和 16/16 位除法運(yùn)算
* 單周期乘-累加運(yùn)算:
-DSP 運(yùn)算的累加器回寫操作
- 雙數(shù)據(jù)取操作
* 可將*多 40 位數(shù)據(jù)左移或右移*多 16位
直接存儲(chǔ)器訪問 (DMA):
*8通道硬件 DMA
*2 KB 雙端口 DMA 緩沖區(qū) (DMA RAM),用于存
儲(chǔ)通過(guò) DMA 傳輸?shù)臄?shù)據(jù):
- 允許在 CPU 執(zhí)行代碼期間在RAM和外設(shè)間
傳輸數(shù)據(jù) (不額外占用周期)
* 大多數(shù)外設(shè)支持 DMA |
|